设有三个处理机A，B和C。它们各有一个高速缓冲存储器C_A，C_B和C_C，并各有一个主存储器M_A，M_B和M_C，其性能如表2-5所示。
表2-5　　 性能表

	CA	CB	CC	MA	MB	MC
存储容量	8KB	8KB	8KB	2KB	2KB	2KB
存取周期	60ns	80ns	100ns	1μs	0.9μs	0.8μs

　　假定三个处理机的指令系统相同，它们的指令执行时间与存储器平均存取周期成正比。如果执行某个程序时，所需的指令或数据在缓冲存储器中取到的概率是P＝0.6，那么这三个处理机按处理速度由快到慢的顺序应当是　(8)　。
　　当P＝0.75时，则其顺序应当是　(9)　。
　　当P=0.95时，则其顺序应当是　(10)　。
　　当P＝　(11)　时，处理机A和B的处理速度最接近。
　　当P＝　(12)　时，处理机B和C的处理速度最接近。

A．A，B，C
B．A，C，B
C．B，A，C
D．B，C，A
E．C，A，B
F．C，B，A