问题
单项选择题
由两个主从型JK触发器组成的逻辑电路如图(a)所示,设Q1、Q2的初始态是0、0,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第二个CP脉冲作用后,Q1、Q2将变为()。
A.1、1
B.1、0
C.0、1
D.保持0、0不变
答案
参考答案:C
解析:
该触发器为负边沿触发方式,即:当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。
由两个主从型JK触发器组成的逻辑电路如图(a)所示,设Q1、Q2的初始态是0、0,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第二个CP脉冲作用后,Q1、Q2将变为()。
A.1、1
B.1、0
C.0、1
D.保持0、0不变
参考答案:C
解析:
该触发器为负边沿触发方式,即:当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。