问题 单项选择题

在VHDL的进程语句格式中,敏感信号表列出的应当是设计电路的()信号。

A.输入

B.输入和输出

C.输出

D.时钟

答案

参考答案:A

单项选择题
单项选择题