问题 单项选择题

VHDL程序中的中间信号必须在()中定义,变量必须在()中定义。

A.实体;进程

B.结构;体进程

C.进程;进程

D.结构体;结构体

答案

参考答案:B

实验题
单项选择题 B1型题