构成4M×8bit的存储器,若采用256K×8bit的芯片,需 (1) 片;若采用512K×1bit的芯片,需 (2) 片。 |
(2)
A.5
B.6
C.7
D.8
参考答案:B
解析: 当CPU读取主存中一个字时,便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在Cache中:若是,此字立即传送给CPU;否则由主存读周期把此字从主存读出送到CPU,与此同时,把含有这个字的整个数据块从主存读出送到Cache中。Cache的命中率就是指,访问的字在Cache中占全部访问的比例。Cache的存取次数为3800次,由主存完成的存取次数为200次。所以,命中率就是: 3800/(3800+200)=0.95 所以,第1空的正确答案为选项B。 如果没有Cache缓存,CPU的平均访问时间就是主存的存取周期25ns,现在有了 Cache将主存中的内容提前缓存进来,CPU的平均访问时间就是: Cache的命中率×Cache的存储周期+(1-Cache的命中率)×主存的存储周期=0.95×5+(1-0.95)×25=4.75+1.25=6(ns) 所以,第2空的正确答案为选项B。