所有评估价值都有误差，可以说所有评估价值都是近似值。( )

下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态数据寄存器和其他四个寄存器：主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息传递方向。
要求：
(1)请写出图中a、b、c、d四个寄存器的名称。
(2)简述图中指令从主存取到控制器的过程。
(3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。