在异步工作方式时，当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器时序的正确配合，就要利用 【18】 信号，使CPU插入一个等待周期TW状态。

根据资本充足率的状况，资本充足的商业银行：资本充足率不低于百分之（），核心资本充足率不低于百分之（）；

A.4；8

B.4；6

C.6；5

D.8；4