问题 单项选择题

VHDL语言中信号定义的位置是()。

A.实体中任何位置

B.实体中特定位置

C.结构体中任何位置

D.结构体中特定位置

答案

参考答案:D

问答题 简答题
单项选择题