用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为 (1) 根，数据线为 (2) 根；ROM需要 (3) 片，RAM需要 (4) 片。

CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为 (5) ns。

（3）处填（）。

A．1

B．2

C．3

D．4