在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T₁和T₂，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 (66) ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 (67) 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 (68) 替换算法。

65（）

A．HT₁+T₂

B．(1-H)T₁+HT₂

C．T₂-HT₁

D．HT₁+(1-H)T₂

TD-SCDMA功率控制速率为（）

A、1500次/s

B、200次/s

C、2500次/s

D、250次/s